[19]中华人民共和国国家知识产权局
[12]发明专利申请公开说明书
[21]申请号97114567.9
[51]Int.CI6
G11C 11/34
[43]公开日1999年1月27日[22]申请日97.7.18
[21]申请号97114567.9
[11]公开号CN 1206194A
[74]专利代理机构柳沈知识产权律师事务所
代理人马莹
[71]申请人联华电子股份有限公司
地址省新竹科学工业园区
[72]发明人宣明智 韩宗立 赵君兴 刘东奇
权利要求书 4 页 说明书 5 页 附图 8 页
[54]发明名称
可预老化测试的动态存储器模块及其电路板[57]摘要
一种可预老化测试的动态存储器模块及其电路板,其中,将老化测试电路与模块电路共同设计在每一个动态存储器模块的印刷电路板中,可同时对所有模块内的动态存储器进行老化测试,老化测试后又可以修复不良的集成电路,而切开后又变成可以使用的动态存储器模块,因此测试量增加,交货期缩短并节省成本。而老化测试电路与模块电路设计在同一印刷电路板上,省掉老化测试所需的板材,降低生产成本。
97114567.9
权 利 要 求 书
第1/4页
1．一种可预老化测试的动态存储器体模块，它至少包括： 多个集成电路；以及
一印刷电路板，包括一模块电路层与一老化测试电路层，并划分为一模块区与一辅助电路区，并且该模块电路层与该老化测试电路层被一接地面分开隔离；
其中，这些集成电路位于该模块电路层的该模块区上，该动态存储器模块的模块电路布线在该模块电路层中，该动态存储器模块的老化测试电路布线在该老化测试电路层中，而该老化测试电路层的老化测试信号经由该辅助电路区进入该模块电路层。
2．如权利要求1所述的动态存储器模块，其中为了防止产生天线效应，在完成该动态存储器模块的老化测试和其它测试之后，将该辅助电路区切除。
3．如权利要求1或2所述的动态存储器模块，其中这些集成电路以封装件或板上晶片或裸晶片C4焊接的形式，组装在该模块电路层的该模块区上。 4．一种可预老化测试的动态存储器模块，它至少包括： 多个集成电路；以及
一印刷电路板，具有由第一模块电路层／第一老化测试电路层／第二老化测试电路层／第二模块电路层组成的结构，并划分为一模块区与一辅助电路区，该第一模块电路层与第二模块电路层分别位于该印刷电路板两表面，该第一模块电路层与该第一老化测试电路层被一第一接地面分开隔离，该第二模块电路层与该第二老化测试电路层被一第二接地面分开隔离； 其中，这些集成电路分别位于所述第一模块电路层与该第二模块电路层的所述模块区上，该动态存储器模块的模块电路布线分别在该第一模块电路层与所述第二模块电路层中，该动态存储器模块的老化测试电路布线分别在该第一老化测试电路层与该第二老化测试电路层中，而该第一老化测试电路层的老化测试信号经由该辅助电路区进入该第一模块电路层，该第二老化测试电路层的老化测试信号经由该辅助电路区进入该第二模块电路层。 5．如权利要求4所述的动态存储器模块，其中为了防止产生天线效应，在该动态存储器模块老化测试和其它测试之后，将该辅助电路区切除。
2
97114567.9权 利 要 求 书 第2/4页
6．如权利要求4或5所述的动态存储器模块，其中这些集成电路以封装件或板上晶片或裸晶片C4焊接的形式，分别组装在该第一模块电路层与该第二模块电路层的该模块区上。
7．一种可预老化测试的动态存储器模块电路板，可直接置于一老化测试炉中，耦接一老化测试信号，对动态存储器进行老化测试；它至少包括： 至少一测试区，该测试区包括一老化测试信号缓冲／分路器与多个动态存储器模块。其中，这些动态存储器模块分别并联耦接该老化测试信号缓冲／分路器，该老化测试信号缓冲／分路器耦接该老化测试信号，并将该老化测试信号缓冲分配输出至这些动态存储器模块，对这些动态存储器模块内的动态存储器进行老化测试。
8．如权利要求7所述的动态存储器模块电路板，其中该动态存储器模块包括：
多个集成电路；以及
一印刷电路板，包括一模块电路层与一老化测试电路层，并划分为一模块区与一辅助电路区，并且该模块电路层与该老化测试电路层被一接地面分开隔离；
其中，这些集成电路位于该模块电路层的该模块区上，该动态存储器模块的模块电路布线在该模块电路层中，该动态存储器模块的老化测试电路布线在老化测试电路层中，而该老化测试信号依序经由该老化测试电路层与该辅助电路区进入该模块电路层，对该动态存储器模块进行老化测试。 9．如权利要求7所述的动态存储器模块电路板，其中该动态存储器模块包括：
多个集成电路；以及
一印刷电路板，具有由第一模块电路层／第一老化测试电路层／第二老化测试电路层／第二模块电路层组成的结构，并划分为一模块区与一辅助电路区，该第一模块电路层与该第二模块电路层分别位于该印刷电路板两表面，该第一模块电路层与第一老化测试电路层被一第一接地面分开隔离，该第二模块电路层与所述第二老化测试电路层被一第二接地面分开隔离； 其中，这些集成电路分别位于所述第一模块电路层与该第二模块电路层的所述模块区上，该动态存储器模块的模块电路布线分别在该第一模块电路层与所述第二模块电路层中，该动态存储器模块的老化测试电路布线分别在
3
97114567.9权 利 要 求 书 第3/4页
该第一老化测试电路层与该第二老化测试电路层中，而该老化测试信号依序经由该第一老化测试电路层与该辅助电路区进入该第一模块电路层，经由该第二老化测试电路层与该辅助电路区进入该第二模块电路层，对该动态存储器模块进行老化测试。
10．一种可预老化测试的集成电路模块电路板，可直接置于一老化测试炉中，耦接一老化测试信号，对集成电路进行老化测试；它至少包括： 至少一测试区，该测试区包括一老化测试信号缓冲／分路器与多个集成电路模块，其中，这些集成电路模块分别并联耦接该老化测试信号缓冲／分路器，该老化测试信号缓冲／分路器耦接该老化测试信号，并将该老化测试信号缓冲分配输出至这些集成电路模块，对这些集成电路模块内的集成电路进行老化测试。
11．如权利要求10所述的集成电路模块电路板，其中该集成电路模块包括：
多个集成电路；以及
一印刷电路板，包括一模块电路层与一老化测试电路层，并划分为一模块区与一辅助电路区，并且该模块电路层与该老化测试电路层被一接地面分开隔离；
其中，这些集成电路位于该模块电路层的所述模块区上，该集成电路模块的模块电路布线在该模块电路层中，该集成电路模块的老化测试电路布线在老化测试电路层中，而该老化测试信号依序经由该老化测试电路层与该辅助电路区进入该模块电路层，对该集成电路模块进行老化测试。 12．如权利要求10所述的集成电路模块电路板，其中该集成电路模块包括：
多个集成电路；以及
一印刷电路板，具有由第一模块电路层／第一老化测试电路层／第二老化测试电路层／第二模块电路层组成的结构，并划分为一模块区与一辅助电路区，该第一模块电路层与该第二模块电路层分别位于该印刷电路板两表面，该第一模块电路层与该第一老化测试电路层被一第一接地面分开隔离，该第二模块电路层与所述第二老化测试电路层被一第二接地面分开隔离； 其中，这些集成电路分别位于所述第一模块电路层与该第二模块电路层的所述模块区上，该集成电路模块的模块电路布线分别在该第一模块电路层
4
97114567.9权 利 要 求 书 第4/4页
与所述第二模块电路层中，该集成电路模块的老化测试电路布线分别在该第一老化测试电路层与该第二老化测试电路层中，而该老化测试信号依序经由该第一老化测试电路层与该辅助电路区进入该第一模块电路层，经由该第二老化测试电路层与该辅助电路区进入该第二模块电路层，对该集成电路模块进行老化测试。
5
97114567.9
说 明 书
可预老化测试的动态存储器模块及其电路板
第1/5页
本发明涉及一种动态存储器(DRAM)模块(module)，且特别涉及一种可预老化测试(pre-burn in)的DRAM模块与可预老化测试的DRAM模块电路板。 参照图1的公知DRAM模块电路板示意图。公知的DRAM模块电路板由单一DRAM模块100排列组合而成，其中每个DRAM模块100是的，该电路板切开后变成可以使用的DRAM模块。公知的DRAM模块电路
板没有老化测试电路，因此，公知DRAM模块的制作方法无法使用模块电路板直接进行老化测试。
大多数的公知DRAM模块制作方法的流程步骤为：(1)晶片分拣(wafersorting)或称为晶片探针测试(Chip Probe testing；CP testing)；(2)集成电路(IC)封装(package assembly)；(3)最终测试-1(final testing-1)；(4)老化测试(burn in)；(5)最终测试-2(final testing-2)；(6)模块组装(module assembly)；(7)模块测试(module testing)；(8)出货(shipping)。
少数品质低的公知DRAM模块制作方法的流程步骤为：(1)晶片分拣(或称为晶片探针测试)；(2)IC封装或是板上晶片装配(chip on board)；(3)模块组装；(4)模块系统老化测试(5)模块测试；(6)出货。 然而，公知DRAM模块制作方法具有以下缺点： (a)制作流程很长且复杂。
(b)老化测试和模块拷机测试必须分开，并且各自都必须耗时1-2天的时间。
(c)老化测试与模块电路分别使用各自的电路板，浪费板材。 (d)模块拷机测试一次只能使用单独一个模块，效益差。
(e)模块拷机测试无法控制电压和限定电流，很难保证IC的品质和可靠性。
因此，针对上述公知DRAM模块制作方法的缺点，本发明的主要目的是提供一种可预老化测试的动态存储器模块电路板，其中将老化测试电路与模块电路共同设计在每一个动态存储器模块的印刷电路板中。
6
97114567.9说 明 书 第2/5页
另外，本发明的另一目的是提供一种可预老化测试的动态存储器模块，根据可预老化测试的动态存储器模块电路板的要求，将老化测试电路与模块电路共同设计在动态存储器模块的印刷电路板(Printed Circuit board；PCboard)中。
根据本发明的主要目的，可预老化测试的动态存储器模块电路板可直接置于老化测试炉中，耦接一老化测试信号，对动态存储器进行老化测试；它至少包括：至少一测试区，该测试区包括一老化测试信号缓冲／分路器与多个动态存储器模块。其中，这些动态存储器模块分别并联耦接老化测试信号缓冲／分路器，老化测试信号缓冲／分路器耦接老化测试信号，并将老化测试信号缓冲分配输出至这些动态存储器模块，对这些动态存储器模块内的动态存储器进行老化测试。
根据本发明的另一目的，一种可预老化测试的动态存储器模块至少包括：多个集成电路与一印刷电路板。印刷电路板包括一模块电路层与一老化测试电路层，并划分为一模块区与一辅助电路区，并且模块电路层与老化测试电路层被一接地面分开隔离。其中，这些集成电路位于模块电路层的模块区上，动态存储器模块的模块电路布线在模块电路层中，动态存储器模块的老化测试电路布线在老化测试电路层中，而老化测试电路层的老化测试信号经由辅助电路区进入模块电路层。
再根据本发明的另一目的，一种可预老化测试的动态存储器模块至少包括：多个集成电路与一印刷电路板。印刷电路板具有由第一模块电路层／第一老化测试电路层／第二老化测试电路层／第二模块电路层组成的结构，并划分为一模块区与一辅助电路区，第一模块电路层与第二模块电路层分别位于印刷电路板两表面，第一模块电路层与第一老化测试电路层被一第一接地面分开隔离，第二模块电路层与第二老化测试电路层被一第二接地面分开隔离。其中，这些集成电路分别位于第一模块电路层与第二模块电路层的模块区上，动态存储器模块的模块电路布线分别在第一模块电路层与第二模块电路层中，动态存储器模块的老化测试电路布线分别在第一老化测试电路层与第二老化测试电路层中。而第一老化测试电路层的老化测试信号经由辅助电路区进入第一模块电路层，第二老化测试电路层的老化测试信号经由辅助电路区进入第二模块电路层。
依照本发明的一较佳实施例，为了防止产生天线效应，在该动态存储
7
97114567.9说 明 书 第3/5页
器模块老化测试之后，将辅助电路区切除。
依照本发明的另一较佳实施例，这些集成电路以封装件或板上晶片或裸晶片C4焊接的形式，分别组装在模块区上。
根据本发明的上述目的，针对上述公知DRAM模块制作方法的缺点，改变公知模块排列组合的电路板的设计，使其成为不但模块可使用的电路板，并且可在大型老化测试炉(burn in oven)中进行老化测试的电路板，这样的电路板可同时对所有模块内的DRAM作老化测试，老化测试后又可以将不良IC修复(rework)。
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，详细说明如下： 图1是公知的一种DRAM模块电路板示意图；
图2绘示依照本发明一较佳实施例的一种可预老化测试DRAM模块电路板的结构图；
图3绘示依照本发明较佳实施例的一种DRAM模块结构示意图； 图4绘示本发明较佳实施例的另一种DRAM模块结构示意图； 图5是以1M×16DRAM为例，采用本发明设计的可预老化测试DRAM模块电路板的俯视图；以及
图6A至6D是以1M×16DRAM为例，制作2M×32DRAM模块的电路实施图。
参照图2的本发明一较佳实施例的一种可预老化测试DRAM模块电路板的结构图。本发明所提出的可预老化测试DRAM模块电路板包括至少一测试区(例如测试区200a)，测试区200a耦接一老化测试信号B／I。测试区200a包括一老化测试信号缓冲／分路器(burn-in signal buffer／distributor)210a与多个DRAM模块220a。其中，多个DRAM模块220a并联耦接老化测试信号缓
冲／分路器210a；老化测试信号缓冲／分路器210a耦接老化测试信号B／I，将老化测试信号B／I缓冲分配输出至多个DRAM模块220a。例如，以1M×
16DRAM为例，图5为本发明的可预老化测试DRAM模块电路板的俯视图，其中老化测试信号缓冲／分路器位于区域500内。
上述本发明较佳实施例的DRAM模块，是将老化测试电路与模块电路共同设计在一起，为了使两者电路之间不互相干扰，采用的结构如图3所示。参照图3的本发明较佳实施例的一种DRAM模块结构示意图。此DRAM模
8
97114567.9说 明 书 第4/5页
块为单面存储器模块(Single Inline Memory Module；SIMM)结构，它包括印刷电路(Printed Circuit；PC)板300与多个集成电路(IC)310(例如DRAMIC)。PC板300划分为模块区300a与辅助电路区300b，多个IC310位于PC板300的模块区300a上。PC板300包括模块电路层320与老化测试电路层
330，亦即模块电路布线(layout)在模块电路层320中，老化测试电路布线在老化测试电路层330中，两电路层被接地面(ground plane)350分开，而老化测试电路层330的老化测试信号经由辅助电路区300b进入模块电路层320。另外，为了防止产生天线效应(antenna effect)，在DRAM模块老化测试和其它测试之后，将辅助电路区300b切除，就露出DRAM模块的插脚(modulepins)340。
另一种防干扰的结构如图4所示。参照图4的本发明较佳实施例的另一种DRAM模块结构示意图。此DRAM模块为双面存储器模块(Dual Inline
Memory Module；DIMM)结构，它包括PC板400与多个集成电路(IC)410。PC板400共分为模块区400a与辅助电路区400b，多个IC410分别位于PC板400两面的模块区400a上。PC板400具有由第一模块电路层420／第一老化测试电路层430／第二老化测试电路层450／第二模块电路层440组成的结构。第一模块电路层420与第一老化测试电路层430被第一接地面460分开，第二模块电路层440与第二老化测试电路层450被第二接地面470分开，而第一老化测试电路层430的老化测试信号经由辅助电路区400b进入第一模块电路层420，第二老化测试电路层450的老化测试信号经由辅助电路区400b进入第二模块电路层440。另外，同样地为了防止产生天线效应，在DRAM模块老化测试和其它测试之后，将辅助电路区400b切除。
上述所提及的模块电路层320、老化测试电路层330、第一模块电路层420、第一老化测试电路层430、第二老化测试电路层450与第二模块电路层440，可视电路复杂度及模块面积大小而设计成多层结构。例如，各设计成4层的电路布线结构。
接着，参照图6的利用本发明设计的一种电路实施图。图6A为可预老化测试的DRAM模块电路板对老化测试炉的对应接脚(pin assignment)图；图6B为老化测试电路图；图6C为DRAM模块接脚图；图6D为DRAM模块内的电路图。图6为利用1M×16DRAM制作2M×32DRAM模块的实例，
它直接以电路图给出本发明的可预老化测试的DRAM模块电路的较佳实施
9
97114567.9说 明 书 第5/5页
例。
采用本发明提出的可预老化测试的DRAM模块与可直接进行老化测试的DRAM模块电路板，DRAM模块生产流程可简化成为(1)晶片分拣或称为晶片探针测试；(2)封装；(3)最终测试-l；(4)封装件上板装配(package assemblyon board)；(5)老化测试；(6)模块测试；(7)修复；(8)切割成模块(9)出货。其中，第(2)至(4)步骤也可以用板上晶片(chip on board)的形式取代。本发明的封装件范围包括各式封装、板上晶片或裸晶片(bare chip)(如C4焊接)等技术，所以本发明具有很宽的技术相容性。
由上述本发明较佳实施例可知，应用本发明的可预老化测试的DRAM模块与可预老化测试的DRAM模块电路板，可同时对所有模块内的DRAM
进行老化测试，老化测试后又可以修复不良IC，而所述电路板切开后又变成可以使用的DRAM模块，因此可增加测试量，缩短交货期并节省成本。而老化测试电路与模块电路设计在同一PC板上，因此可省掉老化测试的板材，降低生产成本。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术的人员，在不脱离本发明的精神和范围内，当可做各种更动与润饰，例如，IC产品可延伸到快闪存储器(flash memory)等其他产品的模块上，因此本发明的保护范围当视后附的权利要求所界定者为准。
10
97114567.9
说 明 书 附 图
第1/8页
图1
11
97114567.9说 明 书 附 图 第2/8页
图2
12
97114567.9说 明 书 附 图 第3/8页
图3
图4
13
97114567.9说 明 书 附 图 第4/8页
图5
14
说 明 书 附 图 第5/8页
15
97114567.9图6A
97114567.9说 明 书 附 图 第6/8页
图6B
16
图6C
17
说 明 书 附 图 第7/8页
97114567.997114567.9说 明 书 附 图 第8/8页
图6D
18